[URS] Gradivo

Jeff

Da li netko zna odgovor na ovo pitanje iz prošlog MI.

“Objasni pojavu lažnog impulsa na /WER0”

nairobi

Ima li tko mozda nacrtan crtez iz proslogodisnjeg mi za 11. zadatak?

Reznox

Ima netko nakupinu rišenih zadataka?

Data_ta_ta_ta

Zna li netko riješiti 8. iz prošlogodišnjeg kolokvija?
“8. Vrijednosti za FUSE i REG da se dobije f = 16 MHz kod ATmega mikrokontrolera?”

nairobi

Data_ta_ta_ta FUSE.OSCCFG |= 0b00000001
CLKCTRL.MCLKCTRLB |=0b00000000

nairobi

Data_ta_ta_ta zapravo potpuno pitanje glasi: Napisite koje hekadecimalne vrijednosti je potrebno upisati u fuse i registre za ATmenga4809 mikrokontroler da bi se dobila frekv takta procesora 16 MHz
i onda pise OSCCFG(fuse), MCLKCTRLA, MCLKCTRLB
U tom je slucaju rjesenje gore navedeno, a za MCLKCRTLA nisam ziher ali mozda 0×00

verratti

light_grandma Jel se moglo za FUSE.OSCCFG upisati |= 0×01?

nairobi

Rom Jova (Željezo/bakar) da

Andrej1901

Jel netko mozda rjesavao ZI iz 2021 ?
I jel ima netko ideju kako se pripremit za ZI ?

Daho_Cro

Može li netko riješiti ova tri programska zadatka i postati rješenje tu? Vjerujem da će nam svima biti od koristi.

verratti

Daho_Cro
1.

void conf (int c){

	if(c == 0){
		while(1);
	}else if(c == 1){
		
		volatile uint32_t tmp;

		RCC -> AHB1ENR |= (0x1UL << 1);    // omoguciti takt za GPIOB
		tmp = RCC -> AHB1ENR;		   // dummy read potreban nakon omogucavanja takta
		
		GPIOB -> MODER &= 0x11110000UL;    // ocistiti vrijednosti 0-7 prikljucaka
		GPIOB -> MODER |= 0x00000000UL;    // postaviti 0-7 kao ulazne, vjv moze i bez ove linije
	
	}else if(c == 2){
		volatile uint32_t tmp;

		RCC -> AHB1ENR |= (0x1UL << 1);    // omoguciti takt za GPIOB
		tmp = RCC -> AHB1ENR;		   // dummy read potreban nakon omogucavanja takta
		
		GPIOB -> MODER &= 0xFFFF0000UL;    // ocistiti vrijednosti 0-7 prikljucaka
		GPIOB -> MODER |= 0x00005555UL;    // postavi prikljucke 0-7 kao izlazne
		GPIOB -> OTYPER &= 0xFF00UL;       // postavi prikljucke 0-7 tako da imaju 2 logicka stanja (pola)
		GPIOB -> OSPEEDR |= 0xFFFFUL;      // i postavi da se mogu mijenjati najvecom mogucom brzinom
		
	}else{
		volatile uint32_t tmp;

		RCC -> AHB1ENR |= (0x1UL << 1);    // omoguciti takt za GPIOB
		tmp = RCC -> AHB1ENR;		   // dummy read potreban nakon omogucavanja takta

		GPIOB -> MODER &= 0xFF00FFFFUL;      // ocisti prikljucke 8-11
		GPIOB -> MODER |= 0x00550000UL;      // postavi 8-11 kao izlazne
		GPIOB -> OTYPER |= 0x0F00UL;	     // postavi ih sa otvorenim odvodom
		GPIOB -> PUPDR |= 0x00550000UL;      // postavi ih sa priteznim otpornikom prema napajanju (pull-up)
	}
}

verratti

Daho_Cro
3.

void init_SysTick(void){

	// odrediti prioritet sistemskog prekida
	SCB -> SHP[11] = (0x2UL << 4);     // prioritet se nalazi u gornjem niblu bajta, zato ide << 4
	
	// grupiranje prekida tj podesavanje
	SCB -> AIRCR = SCB -> ( (AIRCR & 0xF8FFUL) | 0x05FA0000UL );

	// inicijalizacija sistemskog brojila
	SysTick -> VAL = 0x0UL;   // trenutna vrijednost 0
	SysTick -> LOAD = 0x5207UL;  // AHB = 168MHz, 168/8 = 21MHz... (21*10^6)/(1*10^3) = 21000 tj. 20999 u dekadskom, sto je 5207 hex
	SysTick -> CTRL |= 0x3UL;    // za omoguciti brojilo, prekid i odabrati izvor takta
	
}


// prekidna funkcija
void __atribute_((interrupt)) SysTickHandler(void){

	volatile uint32_t V1,V2;
	int brojac = 0;

	++V1;
	++brojac;
	if(brojac == 10){
		++V2;
		brojac = 0;
	}
}

Bobinator

Rom Jova (Željezo/bakar) GPIOB -> MODER &= 0×11110000UL; // ocistiti vrijednosti 0-7 prikljucaka

da tu ne ide mozda 0xFFFF0000UL; ? jer ovako postavljamo ostale kao general purpose, a vj ih treba ostavit kako jesu

Trava

Rom Jova (Željezo/bakar) Mislim da je sve dobro, osimi inicalizacije brojača u interrupt-u. Svaki put kad pozoveš interrupt brojac ode u 0, pa ti nikad neće doći do 10.

verratti

Molio bi nekog da provjeri ovo sta sam pisao jel to uopce ok i ako netko moze rijesiti 2. zadatak, ne shvacam bas sta bi trebalo raditi…..

Andrej1901

Zadatak RC oscilator sa Schmittovim okidnim sklopom

Shema je u materijalima sa predavanja stranica 67.

Opis rada: izvode se pomoću Schmitt trigger invertora s otpornikom u povratnoj vezi i kondenzatorom prema masi.
Na početku je kondenzator prazan i daje Uc=0V na ulaz invertora koji daje 1 na izlazu i tako se kondenzator puni preko otpornika u povratnoj vezi po ekponencijali, kad naraste do gornje granice onda inverter daje 0 na izlazu pase kondenzator prazni po eksponencijali, te kada taj napon Uc padne na donju granicu taj se postupak ponavlja. Kad inverter daje 1 vrijednost tog napona je označena na grafu kao Ugornje, kad daje 0 to je vrijednost Udonje.
Ovaj oscilator je jako pouzdan i odma starta ali niej točan bas i nije stabilan za neka precizna mjerenja itd.

Ja mislim da ako je dao ovdje Schmittov oscilator da bi na ispitu mogao biti kvarcni, pa cu i njega napisat i objavit

Toni007

ako bi netko znao riješiti ovaj zadatak, i postati tu jer je bio apsolutno svake godine na ZI, pa pretpostavljam i očekujem neku varijaciju i na našem
ja ga baš i ne znam riješiti, pa bi bilo od velike pomoći i meni i kolegama, ako bi netko uspio riješiti ovo i sherati

Andrej1901

Zadatak Boundary-scan arhitektura

Slike se nalaze na stranicama 165-167.

Opis: u svaki integrirani sklop na svaki ulazni i izlazni priključak stavi se po jedna boundary scan ćelija. Te ćelije omogućavaju da se ono što je došlo iz izlaznih priključaka u ćeliju upiše i da se onda posmakne kroz posmačni registar (shift registar) prema van. U njega se mogu upisivati podaci ili ispisivati, to je serijski read odnosno write. Može i paralelno pratiti što je ušlo preko priključaka, a može se i forsirati što će ući i izaći van na prikljjučak.
Svaka ćelija ima serijski i paralelan ulaz i izlaz i mogu se po potrebi odspojiti.
Možemo puniti lanac, pobuđivati signale ili signale koji su stigli možemo ih zapamtiti i kasnije pročitati to sve pomoću bistabila

Andrej1901

Zadatak PicoBlaze

Opis: to je 8-bitni procesor, instalacijske memorije su 0.5K, 1K, 2K, 4K. Memorija sadrži program koji izvodi procesor, program je spremljen u Blok memoriju i veličina ovisi o FPGA sklopu i veličini programa.
RISC naredbe veličine 18-bita, sve instrukcije traju 2 takta.
Brzine rada ovise o FPGA sklopu.
Na PicoBlaze moguće je spojiti 256 ulaznih i 256 izlaznih vanjskih jedinica.
Pripada FRISC arhitekturi (ovo provjerit al mislim da je 8-bitna RISC arhitektura al on je naveo FRISC)
Postoje samo dvije zastavice a to su Zero (Z) i Carry ©.
Podržava AND OR XOR, zbrajanje, oduzimanje, pomak i rotaciju, Test i Compare.

Ljudi slobodno i vi koji odgovor objavite nemojte se sramit 😀 svima će puno pomoć bilo kakav odgovor pa makar i djelomicno tocan.

nairobi

zadatak - pronađeno u starijim materijalima

library IEEE;
use IEEE.std_logic_1164.all
entity COUNTER is port(
brojac: out std_logic_vector (15 downto 0);
dodaj: in std_logic_vector (3 downto 0);
UP_DOWN: in std_logic;
ENABLE: in std_logic;
RESET: in std_logic;
CLK: in std_logic
);
end COUNTER;
architecture ARHITEKTURA of COUNTER is
variable count := std_logic_vector (15 downto 0);
variable ulaz := std_logic_vector (3 downto 0);
ulaz := dodaj;
begin
process(RESET, CLK, ENABLE, UP_DOWN)
begin
if RESET = ‘1’ then
count := ‘0000 0000 0000 0000’;
end if;
if CLK’event and CLK=’1’ then
if ENABLE = ‘1’:
if UP_DOWN = ‘1’ then
count = count + ulaz;
elsif UP_DOWN = ‘0’ then
count = count – ulaz;
end if;
end if;
end if;
brojac <= count
end process;
end ARHITEKTURA;

Andrej1901

Kvarcov oscilator, (moglo bi bit)

shema kvarcnog oscilatora str.68, nadomejsna shema str.69, i Piercov oscilator str.71,

opis: Kvarcni oscilator koristi kvarc da bi stabilizirao frekvenciju tj. da odredi frekvenciju oscilatora. Drugi dio ovog oscilatora je digitalni sklop, tj. pojačalo. Pločica kvarca koja je obrađena i na nju se napare dvije pločice metala sa svake strane po jedna elektroda, potom se izvuku dvije žice i stavi u kučište. Kad na tu pločicu dovedemo signal ona počinje titrati zbog piezo-električnog efekta, moguće je pogoditi rezonantnu frekvenciju koja je dalje bitna za oscilator. Postoje serijska i paralelna rezonantna frekcencija i jako su blizu jedna drugoj. Da bi iskoristili oscilator potrebno je dodati digitalni sklop. Najbolje pogledati shemu Piercovog oscilatora, serijska rezonanca predstavlja kratki spoj dok paralellna predstavlja prazan hod, Piercov radi negdje između te dvije frekvencije, glavna komponenta je kvarcni oscilator i invertirajuče pojačalo.

« Prethodna stranica Sljedeća stranica »